tecnología 800Gse refiere a sistemas de redes de alta velocidad diseñados para mover tráfico Ethernet a 800 gigabits por segundo a través de velocidades de carril más altas, módulos ópticos más densos y estándares de interfaz en evolución.Modulación PAM4aumenta los datos transportados por símbolo, mientras quefotónica de siliciomejora la integración y capacidad de fabricación de transceptores ópticos densos.
El problema de ingeniería detrás de 800G no es simplemente "hacer que la óptica sea más rápida". Es un problema combinado eléctrico, óptico, de embalaje y de normas. Una mayor capacidad del ASIC del conmutador crea una demanda de más ancho de banda por puerto del panel frontal. Una mayor densidad de puertos aumenta la presión sobre el tamaño, la potencia y el diseño térmico del módulo óptico. Las velocidades de carril más altas requieren una integridad de la señal más cuidadosa, una corrección de errores más sólida y arquitecturas ópticas más integradas.
Estándar IEEE 802.3df-2024es la enmienda completa para Ethernet de 400 Gb/s y 800 Gb/s. Cubre los parámetros MAC, las capas físicas y los parámetros de gestión necesarios para admitir operaciones de 400 Gb/s y 800 Gb/s.
Las dos capas de ingeniería detrás de 800G: señalización e integración óptica
PAM4 y la fotónica de silicio resuelven diferentes partes del mismo problema de escala.
PAM4 trabaja en la capa de señalización. Permite que un canal transporte más información por símbolo, lo que ayuda a aumentar la velocidad de datos efectiva sin depender únicamente de una mayor velocidad en baudios. La fotónica de silicio funciona en la capa de integración óptica. Permite integrar componentes fotónicos y funciones de transceptor de alta velocidad en una plataforma basada en silicio, lo que se vuelve cada vez más importante a medida que los módulos avanzan hacia más canales y funciones ópticas más complejas.
En la práctica, 800G depende de ambos. PAM4 mejora la eficiencia del carril, mientras que la fotónica de silicio ayuda a convertir esa señalización de mayor velocidad en módulos ópticos densos y fabricables.
PAM4, o modulación de amplitud de pulso de cuatro niveles, es una de las tecnologías habilitadoras centrales para módulos ópticos de 800G. Las generaciones anteriores usaban comúnmente NRZ o modulación sin retorno a cero. NRZ usa dos niveles de señal, por lo que cada símbolo representa un bit: 0 o 1. PAM4 usa cuatro niveles de señal, por lo que cada símbolo representa dos bits: 00, 01, 11 o 10.
Esa diferencia es la razón principal por la que PAM4 es útil. Al codificar dos bits por símbolo, PAM4 puede duplicar la velocidad de datos efectiva de un solo canal sin duplicar la velocidad de símbolo. Para enlaces ópticos de alta velocidad, este es un camino más práctico que intentar escalar la velocidad en baudios únicamente.
PAM4 vs NRZ: niveles de señal, bits por símbolo y sensibilidad al ruido
| Artículo | NRZ | PAM4 |
|---|---|---|
| Niveles de señal | 2 | 4 |
| Bits por símbolo | 1 poco | 2 bits |
| Estados de ejemplo | 0, 1 | 00, 01, 11, 10 |
| Ventaja principal | Detección de señal más sencilla | Mayor velocidad de datos por símbolo |
| Limitación principal | Menor eficiencia del ancho de banda | Mayor sensibilidad al ruido |
| Necesidades de soporte de enlace | Baje a velocidades más lentas | Generalmente se necesitan FEC y ecualización más fuertes |
La ventaja de PAM4 también crea su principal desafío de ingeniería. Deben caber cuatro niveles en el rango de amplitud de señal disponible, por lo que el espacio entre niveles es menor que en NRZ. Márgenes de decisión más pequeños hacen que el enlace sea más sensible al ruido, la distorsión y las degradaciones del canal.
Es por eso que PAM4 no puede tratarse como una simple mejora de velocidad. Se trata de una compensación entre ancho de banda y eficiencia: más datos por símbolo, pero menos margen de ruido por nivel.
![]()
Comparación de niveles de señal PAM4 vs NRZ
Por qué FEC y la ecualización se vuelven esenciales para los enlaces PAM4
Debido a que PAM4 tiene márgenes de decisión de señal más estrechos, los enlaces PAM4 de alta velocidad dependen más deFECyigualdad. FEC ayuda a corregir errores después de la transmisión, mientras que la ecualización ayuda a compensar la distorsión de la señal relacionada con el canal.
A velocidades más bajas, es posible que estas técnicas no sean necesarias en la misma medida. En las etapas de desarrollo de 50G, 100G y especialmente 200G por carril, se convierten en parte de la base de ingeniería práctica para una operación confiable.
El paso hacia 800G no se produjo de un solo salto. Siguió una hoja de ruta de velocidad de carril: 50G PAM4 primero maduró, luego 100G PAM4 permitió 100GE y 400GE más eficientes, y 200G PAM4 se convirtió en el siguiente camino para reducir la complejidad óptica en módulos de mayor velocidad.
| Etapa PAM4 | Estado técnico | Papel principal | Aplicaciones relacionadas |
|---|---|---|---|
| 50G PAM4 | Maduro | Primera ruta de implementación de PAM4 a gran escala | Enlaces de 200GE, primeras ópticas de clientes de 400G |
| 100G PAM4 | Maduro | Mayor tasa de carriles para el crecimiento de puertos de 100GE, 400GE y 800G | Longitud de onda única 100 GE, cuatro longitudes de onda 400 GE sobre SMF |
| 200G PAM4 | Seguimiento de estándares/desarrollo de la siguiente etapa | Reduzca la complejidad óptica y admita una mayor capacidad del sistema | Arquitecturas de puertos de 800G, 1,6T y futuras de 3,2Tbps |
![]()
Hoja de ruta de 50G, 100G y 200G PAM4 hacia 800G
50G PAM4 y la fase inicial de implementación de 200GE/400G
La implementación de PAM4 se centró por primera vez en canales de 50 Gbps. Rápidamente desplazó los enfoques NRZ de 50 Gbps que se estaban desarrollando al mismo tiempo porque ofrecía una forma más eficiente de aumentar la velocidad de datos por canal.
50G PAM4, con una velocidad de bits máxima de 56 Gbps, maduró y obtuvo soporte de varios ASIC y módulos ópticos de conmutadores y enrutadores. Habilitó los primeros módulos ópticos de cliente 400G de gran volumen que utilizan factores de forma QSFP-DD y OSFP. También admitió la implementación de 200GE en centros de datos utilizando módulos ópticos QSFP56.
Esta etapa es importante porque demostró que PAM4 no era sólo una técnica de señalización de laboratorio. Se convirtió en una arquitectura implementable para interconexiones de centros de datos reales.
100G PAM4 para 100GE de longitud de onda única y 400GE de cuatro longitudes de onda
100G PAM4 es el siguiente gran paso. Permite una implementación de 100 GE más rentable utilizando una longitud de onda y admite 400 GE a través de fibra monomodo utilizando cuatro longitudes de onda.
Esta etapa está estrechamente vinculada al crecimiento del puerto 800G. A medida que se implementan conmutadores y enrutadores de 25,6T con interfaces PAM4 de 100G, los puertos de 800G se vuelven más prácticos porque el sistema puede agregar carriles eléctricos y ópticos de mayor velocidad de manera más eficiente.
En términos simples, 100G PAM4 hace que 800G sea más fácil de construir con ocho canales de 100G. Esto reduce la necesidad de un número excesivo de canales y al mismo tiempo mantiene el diseño dentro de una base tecnológica más madura.
Longitudes de onda 200G PAM4 y el camino hacia módulos 800G de menor complejidad
La siguiente etapa de desarrollo es 200G PAM4 por longitud de onda o por carril. Un enfoque PAM4 de 200G puede reducir la complejidad óptica de los módulos futuros porque es posible que se necesiten menos carriles o longitudes de onda para alcanzar la misma velocidad de datos agregada. Esto puede reducir el número de componentes ópticos, simplificar el empaquetado y admitir una mayor capacidad del sistema de conmutadores y enrutadores.
IEEE P802.3djes el grupo de trabajo activo que aborda los objetivos de Ethernet de 200 Gb/s, 400 Gb/s, 800 Gb/s y 1,6 Tb/s. Sus objetivos adoptados incluyen soporte de velocidad de datos MAC de 200 Gb/s, interfaces opcionales de unidad de conexión de chip a módulo y de chip a chip de 200 Gb/s de un solo carril, y objetivos de 800 Gb/s que utilizan interfaces de unidad de conexión de cuatro carriles, así como múltiples objetivos de alcance de cobre, backplane y SMF.
El desarrollo de 200G por carril es fundamental para la próxima fase de escalamiento de módulos ópticos y Ethernet, pero aún así debe tratarse de manera diferente a las etapas más maduras de 50G PAM4 y 100G PAM4.
La evolución del módulo óptico sigue la capacidad del ASIC del interruptor. Cuando aumenta la capacidad de ASIC, el sistema necesita más ancho de banda en la placa frontal, carriles eléctricos más eficientes e interconexiones ópticas más densas. Esta es la razón por la que la óptica 800G está vinculada al cambio de generación de silicio y no solo a la tecnología de transceptor.
De 6,4T a 204,8T: aumento de capacidad y presión de velocidad de carril
La hoja de ruta del conmutador ASIC que se resume a continuación muestra la dirección del aumento de capacidad y la presión de velocidad del carril.
| Año aproximado | Cambiar nodo de capacidad | Notas sobre carriles/señalización | Notas del nodo de proceso |
|---|---|---|---|
| 2016 | 6.4T | 25G, PAM4 / NRZ notado | 16nm |
| 2018 | 12,8T | 50G PAM4 | 7nm |
| 2020 | 25,6T | Se anotan 50G y 100G PAM4 | 5nm |
| 2022 | 51,2 toneladas | 100G anotados | 3nm |
| 2024 | 102,4T | 200G PAM4 anotado | No especificado |
| 2024+ | 204,8T | No hay etiquetas adicionales en el gráfico. | No especificado |
![]()
Cambie el escalamiento de capacidad de ASIC y la presión óptica de 800G
La hoja de ruta debe leerse como una tendencia de ampliación de capacidad y no como una tabla precisa de lanzamiento de productos. En comparación con los nodos anteriores de capacidad de 6,4T y 12,8T, las generaciones posteriores de 51,2T y 102,4T ejercen una mayor presión sobre la velocidad del carril, la densidad de la placa frontal y la integración óptica.
Aquí es donde PAM4, la fotónica de silicio y la óptica empaquetada comienzan a conectarse. PAM4 aumenta la eficiencia de cada carril. La fotónica de silicio ayuda a integrar más funciones ópticas en módulos compactos. La óptica empaquetada acerca los motores ópticos al conmutador ASIC cuando la distancia eléctrica, la densidad del ancho de banda y la potencia se vuelven más difíciles de administrar.
Fotónica de silicioIntegra componentes fotónicos y funciones de transceptor de alta velocidad sobre un sustrato de silicio. Ya se ha utilizado ampliamente en módulos ópticos de 100G y 400G, y su valor aumenta a medida que los diseños de los módulos se vuelven más densos.
![]()
Integración de fotónica de silicio para módulos ópticos densos de 800G
La fotónica de silicio es importante para 800G porque la complejidad óptica crece rápidamente cuando un módulo tiene muchos canales. Un módulo óptico denso puede necesitar múltiples moduladores, fotodetectores, guías de ondas, interfaces de acoplamiento y conexiones eléctricas de alta velocidad. Integrar más de estas funciones en una plataforma basada en silicio puede simplificar el ensamblaje y mejorar la escalabilidad de la fabricación.
Integración basada en silicio y fabricación a escala de obleas
Una ventaja de la fotónica de silicio es la capacidad de utilizar una infraestructura de fabricación de obleas estándar para sistemas fotónicos de gran volumen. Esto no significa que los módulos ópticos se conviertan en simples chips semiconductores. Acoplar la luz dentro y fuera del circuito fotónico, empaquetar el módulo, gestionar el calor y mantener el rendimiento óptico siguen siendo problemas de ingeniería difíciles.
El valor es que se pueden incorporar más funciones ópticas en una plataforma controlada basada en silicio. Para transceptores ópticos de 800G densos, esto puede reducir la complejidad del ensamblaje en comparación con diseños que dependen más de la alineación óptica discreta y la construcción componente por componente.
Por qué los módulos coherentes y de alto número de canales se benefician de la fotónica de silicio
La fotónica de silicio es especialmente importante para módulos ópticos con ocho o más canales y para módulos coherentes con funciones ópticas más complejas. Un mayor número de canales aumenta la complejidad del empaquetado, el acoplamiento de fibra, el enrutamiento de señales, la térmica y las pruebas. La óptica coherente añade requisitos adicionales en torno a la modulación, la detección y el control del rendimiento óptico.
Para 800G, esto significa que la fotónica de silicio no es sólo una preferencia de fabricación. Se convierte en parte del camino técnico para hacer que los módulos ópticos de alta densidad sean física y económicamente prácticos.
A medida que aumenta la capacidad del ASIC del interruptor, las ópticas enchufables del panel frontal enfrentan una mayor presión. Deben caber más puertos en el espacio limitado del panel y deben viajar velocidades de carril eléctrico más altas entre el ASIC y el módulo óptico. En algún momento, la ruta eléctrica entre el silicio de conmutación y la óptica del panel frontal se convierte en una parte más importante del problema de potencia e integridad de la señal.
Aquí es dondeóptica empaquetadaentra en la discusión.
Acercando la fotónica al Switch ASIC
En la óptica empaquetada, los dispositivos de comunicación óptica o eléctrica se colocan en el mismo sustrato de primer nivel que el ASIC anfitrión. ElMarco de co-envasado de la OIFexplica que ubicar el motor óptico cerca del ASIC anfitrión puede reducir las pérdidas de canales eléctricos de alta velocidad y las discontinuidades de impedancia, permitiendo controladores de E/S fuera del chip de mayor velocidad y menor potencia.
Esta arquitectura es diferente de la óptica enchufable estándar. En lugar de enviar señales eléctricas de alta velocidad a través de una placa a un módulo del panel frontal, el motor óptico se acerca mucho más al interruptor ASIC. Esto puede reducir la pérdida de canales eléctricos y ayudar a abordar los desafíos de densidad de ancho de banda y energía.
![]()
Ópticas enchufables versus ópticas empaquetadas
Por qué las ópticas enchufables del panel frontal enfrentan una mayor presión de densidad
Los módulos enchufables del panel frontal siguen siendo importantes en muchas arquitecturas de red, mientras que la óptica empaquetada debe entenderse como una opción para condiciones en las que la pérdida eléctrica, la potencia y la densidad del ancho de banda se vuelven más limitantes.
A partir de 102,4T, esta presión se vuelve más visible. La dirección técnica es clara: a medida que crece la capacidad del switch y las interfaces seriales evolucionan más rápidamente, una integración óptica más profunda se vuelve más importante. La OIF también enumera unaAcuerdo de implementación para un módulo empaquetado de 3,2 Tb/s, lo que muestra que el co-packaging ha ido más allá de un concepto amplio hacia un trabajo formal de interoperabilidad.
Ethernet 800G no es una única ruta de implementación. Implica diferentes velocidades de carril, tipos de medios y objetivos de interfaz. Los dos proyectos IEEE importantes son IEEE 802.3df e IEEE P802.3dj.
IEEE 802.3dfse centra en el trabajo Ethernet de 400 Gb/s y 800 Gb/s que ahora se ha convertido en IEEE Std 802.3df-2024.IEEE P802.3djaborda el siguiente conjunto de objetivos en torno a 200 Gb/s, 400 Gb/s, 800 Gb/s y 1,6 Tb/s Ethernet.
| Proyecto | Enfoque principal | Dirección del carril | Estado / Precaución |
|---|---|---|---|
| IEEE 802.3df | Ethernet de 400 Gb/s y 800 Gb/s | Principalmente asociado con rutas maduras de 800GE con carriles de 100G | Aprobado como IEEE Std 802.3df-2024 |
| IEEE P802.3dj | Ethernet de 200 Gb/s, 400 Gb/s, 800 Gb/s y 1,6 Tb/s | Desarrollo relacionado con 200G por carril | Grupo de trabajo activo; no debe describirse como un estándar completo |
| OIF 800ZR / 800LR | Interfaces de línea coherentes de 800G | Interfaces de línea coherente de longitud de onda única | Acuerdos de implementación publicados para escenarios de alcance específicos |
Objetivos de carril 100G en IEEE 802.3df
La ruta del carril 100G es importante porque brinda a 800GE una ruta de implementación práctica a través de ocho canales 100G. Este enfoque se alinea con la madurez de 100G PAM4 y admite la implementación de 800G a corto plazo sin esperar a que madure cada elemento de 200G por carril.
La dirección de estandarización original de 800G incluía 800 Gigabit Ethernet usando ocho canales de 100G o cuatro canales de 200G, 1.6 Terabit Ethernet usando ocho canales de 200G, Ethernet de 200Gb usando un canal de 200G y Ethernet de 400Gb usando dos canales de 200G.
Objetivos de carril 200G en IEEE P802.3dj
IEEE P802.3dj es donde el desarrollo de 200G por carril se vuelve central. Sus objetivos adoptados incluyen soporte para velocidades de datos MAC de 200 Gb/s, 400 Gb/s, 800 Gb/s y 1,6 Tb/s, junto con interfaces de unidad de conexión de chip a módulo y de chip a chip. Para funcionamiento a 800 Gb/s, elObjetivos adoptados por IEEE P802.3djincluyen opciones eléctricas y de cobre de cuatro carriles, opciones de pares SMF y opciones SMF basadas en longitudes de onda de hasta al menos 10 km, 20 km y 40 km, según el objetivo.
Esto no significa que cada objetivo enumerado corresponda a un único tipo de módulo o a una implementación comercial completamente madura. Significa que el trabajo normativo está definiendo los caminos técnicos necesarios para la era de los carriles 200G.
Medios admitidos: SMF, MMF, Copper Twinax e interfaces de chip a módulo
La estandarización de 800G cubre más que la fibra óptica. El alcance de la especificación incluye fibra monomodo, fibra multimodo, cable twinax de cobre e interfaces eléctricas de chip a módulo. Esa amplitud es importante porque 800G se utiliza en diferentes distancias físicas y arquitecturas de sistemas: dentro de equipos, entre chips y módulos, a través de conexiones cortas de cobre, a través de enlaces ópticos de centros de datos y en aplicaciones coherentes de mayor alcance.
Los estándares Ethernet IEEE definen interfaces Ethernet clave y objetivos de capa física. El trabajo de OIF es especialmente importante para interfaces de línea coherentes de 800G, donde la interoperabilidad entre implementaciones ópticas coherentes es esencial.
La OIF enumera ambosOIF-800ZR-01.0yOIF-800LR-01.0como acuerdos de implementación coherentes de 800G.
| Interfaz / Objetivo | Alcanzar | Tipo de enlace | Función de ingeniería |
|---|---|---|---|
| 800ZR | 80-120 kilómetros | DWDM punto a punto, amplificado, de un solo tramo | Ruta de actualización 400ZR para enlaces coherentes estilo DCI |
| 800LR | Hasta 10 kilómetros | Enlace coherente de longitud de onda fija, no amplificado y de un solo tramo | Campus y aplicaciones coherentes cortas estilo DCI |
| Objetivo IEEE P802.3dj de 40 km | Hasta al menos 40 km | SMF único en cada dirección | Objetivo de 800G de mayor alcance en el camino hacia los estándares |
![]()
Estándares 800G y mapa de alcance coherente
800ZR para enlaces WDM amplificados de un solo tramo de 80 a 120 km
OIF-800ZRdefine una interfaz de línea coherente de 800G de longitud de onda única y un formato de trama para enlaces DWDM de un solo tramo, amplificados, de 80 a 120 km, punto a punto, con limitación de ruido. Admite clientes Ethernet desde un mínimo de 100 GE hasta 800 G de ancho de banda agregado.
El significado práctico es claro: el 800ZR amplía la ruta de actualización coherente del 400ZR al 800G. No es un nombre genérico para todas las ópticas 800G. Es una interfaz de línea coherente definida para una clase de alcance WDM amplificada específica.
Opciones de interfaz coherente y de longitud de onda fija para aplicaciones de 10 km y 40 km
OIF-800LRdefine una interfaz de línea coherente de 800G de longitud de onda única para enlaces de longitud de onda fija punto a punto, no amplificados y de un solo tramo de hasta 10 km.
IEEE P802.3dj también incluye objetivos de 800 Gb/s sobre un único SMF en cada dirección con longitudes de hasta al menos 40 km.
En conjunto, estos esfuerzos muestran que 800G no se limita a la óptica de clientes de corto alcance. Abarca módulos de cliente de panel frontal, enlaces de campus, enlaces estilo DCI y aplicaciones coherentes orientadas al transporte.
El diseño de 800G implica un conjunto de compensaciones. PAM4 aumenta la eficiencia del ancho de banda pero reduce el margen de ruido. La fotónica de silicio mejora la integración, pero aún plantea desafíos de empaquetado, acoplamiento y térmicos. La óptica empaquetada puede reducir las limitaciones de la ruta eléctrica, pero cambia la arquitectura del sistema. La óptica coherente puede ampliar el alcance, pero también añade complejidad a la interfaz óptica.
| Conductor de ingeniería | Consecuencia del diseño |
|---|---|
| PAM4 lleva dos bits por símbolo | Mayor eficiencia de carril sin simplemente aumentar la velocidad en baudios |
| PAM4 utiliza cuatro niveles de señal | Mayor sensibilidad al ruido y mayor necesidad de FEC/ecualización |
| Madurez de 100G PAM4 | Camino práctico de 8 × 100G hacia 800GE |
| Desarrollo de 200G PAM4 | Menor número de carriles y menor complejidad óptica para futuras rutas de 800G/1,6T |
| Fotónica de silicio | Mayor integración óptica para módulos densos y coherentes |
| Óptica empaquetada | Ruta eléctrica más corta entre el ASIC y el motor óptico |
| Interfaces coherentes de 800G | Mayor alcance y rutas de actualización WDM, pero mayor complejidad de la interfaz óptica |
Densidad de ancho de banda frente a robustez de la señal
PAM4 mejora la densidad del ancho de banda al transportar dos bits por símbolo. Esa es la razón por la que se volvió fundamental para el desarrollo de los carriles 50G, 100G y 200G.
La contrapartida es la solidez de la señal. Con cuatro niveles en lugar de dos, cada nivel tiene menos margen. Esto hace que la FEC y la ecualización sean partes esenciales del diseño del enlace, especialmente a medida que aumentan las velocidades de los carriles.
Complejidad óptica versus costo del módulo
Una mayor velocidad por longitud de onda puede reducir la complejidad óptica porque es posible que se necesiten menos carriles ópticos o longitudes de onda para alcanzar el mismo ancho de banda total. Esta es la razón por la que las longitudes de onda PAM4 de 200G son importantes para los futuros sistemas de 800G y 1,6T.
La fotónica de silicio apoya la misma dirección desde el lado de la integración. Al incorporar más funciones fotónicas a una plataforma basada en silicio, los diseñadores de módulos pueden reducir la carga del ensamblaje óptico discreto en transceptores ópticos densos.
Ópticas enchufables versus ópticas empaquetadas
La óptica enchufable sigue siendo muy relevante en muchos diseños de redes. La óptica empaquetada se vuelve más relevante cuando el canal eléctrico entre el ASIC y el módulo óptico se vuelve demasiado costoso en potencia, pérdida o densidad.
El futuro probable no es una simple sustitución de una arquitectura por otra. Diferentes capas de red y generaciones de conmutadores pueden utilizar diferentes arquitecturas ópticas según la densidad del ancho de banda, el diseño térmico, el alcance del enlace y el costo.
PAM4 y la fotónica de silicio dan forma a 800G desde diferentes direcciones. PAM4 aumenta la cantidad de datos transportados por cada símbolo y hace que sean prácticas tarifas de carril más altas. La fotónica de silicio aumenta la integración óptica y ayuda a escalar los módulos ópticos densos. El trabajo de estandarización de IEEE y OIF convierte estas tecnologías en rutas de implementación interoperables.
La evolución de 50G PAM4 a 100G PAM4 y luego hacia sistemas de 200G por carril muestra la dirección de la ampliación de la red. Cada paso reduce la carga de alcanzar un mayor ancho de banda agregado. Cada paso también crea nuevos desafíos de integridad de señal, empaquetado, energía y pruebas.
Para las redes de 800G, la conclusión más importante no es que una tecnología “gane”. La verdadera tendencia es la convergencia. PAM4, FEC, ecualización, fotónica de silicio, óptica coherente, escalado de conmutador ASIC y arquitecturas empaquetadas se convierten en parte del mismo sistema de ingeniería.
¿Qué papel juega PAM4 en la tecnología 800G?
PAM4 permite que cada símbolo lleve dos bits en lugar de uno. Esto duplica la velocidad de datos efectiva por símbolo en comparación con NRZ y ayuda a los sistemas 800G a alcanzar un mayor ancho de banda sin depender únicamente de una mayor velocidad en baudios.
¿Por qué PAM4 necesita FEC y ecualización?
PAM4 utiliza cuatro niveles de señal, por lo que el espacio entre niveles adyacentes es menor que en NRZ. Esto aumenta la sensibilidad al ruido. FEC ayuda a corregir errores de transmisión, mientras que la ecualización compensa la distorsión del canal y mejora la robustez de la señal.
¿Cómo ayuda la fotónica de silicio a los módulos ópticos de 800G?
La fotónica de silicio integra componentes fotónicos y funciones de transceptor de alta velocidad en una plataforma de silicio. Esto es útil para módulos ópticos densos de 800G porque un mayor número de canales y funciones ópticas coherentes aumentan la complejidad del empaquetado, el acoplamiento y la fabricación.
¿Cuál es la diferencia entre IEEE 802.3df e IEEE 802.3dj?
IEEE 802.3dfes la ruta estándar Ethernet completa de 400 Gb/s y 800 Gb/s que se convirtió en IEEE Std 802.3df-2024.IEEE P802.3djes el grupo de trabajo en curso que aborda los objetivos de Ethernet de 200 Gb/s, 400 Gb/s, 800 Gb/s y 1,6 Tb/s, incluido el trabajo relacionado con 200 G por carril.
¿Se requiere 200G PAM4 para 800G Ethernet?
El No. 800GE se puede implementar a través de una ruta de canal de 8 × 100G, así como a través de canales de 4 × 200G. 200G PAM4 es importante porque puede reducir el número de carriles y la complejidad óptica para futuras implementaciones de 800G y 1.6T, pero no es el único camino hacia 800G.
¿Dónde encaja el 800ZR en las redes 800G?
800ZRencaja en enlaces coherentes de 800G de mayor alcance. Define una interfaz de línea coherente de 800G de longitud de onda única para enlaces DWDM punto a punto amplificados de 80 a 120 km y se posiciona como una ruta de actualización directa desde aplicaciones DCI coherentes de estilo 400ZR.
tecnología 800Gse refiere a sistemas de redes de alta velocidad diseñados para mover tráfico Ethernet a 800 gigabits por segundo a través de velocidades de carril más altas, módulos ópticos más densos y estándares de interfaz en evolución.Modulación PAM4aumenta los datos transportados por símbolo, mientras quefotónica de siliciomejora la integración y capacidad de fabricación de transceptores ópticos densos.
El problema de ingeniería detrás de 800G no es simplemente "hacer que la óptica sea más rápida". Es un problema combinado eléctrico, óptico, de embalaje y de normas. Una mayor capacidad del ASIC del conmutador crea una demanda de más ancho de banda por puerto del panel frontal. Una mayor densidad de puertos aumenta la presión sobre el tamaño, la potencia y el diseño térmico del módulo óptico. Las velocidades de carril más altas requieren una integridad de la señal más cuidadosa, una corrección de errores más sólida y arquitecturas ópticas más integradas.
Estándar IEEE 802.3df-2024es la enmienda completa para Ethernet de 400 Gb/s y 800 Gb/s. Cubre los parámetros MAC, las capas físicas y los parámetros de gestión necesarios para admitir operaciones de 400 Gb/s y 800 Gb/s.
Las dos capas de ingeniería detrás de 800G: señalización e integración óptica
PAM4 y la fotónica de silicio resuelven diferentes partes del mismo problema de escala.
PAM4 trabaja en la capa de señalización. Permite que un canal transporte más información por símbolo, lo que ayuda a aumentar la velocidad de datos efectiva sin depender únicamente de una mayor velocidad en baudios. La fotónica de silicio funciona en la capa de integración óptica. Permite integrar componentes fotónicos y funciones de transceptor de alta velocidad en una plataforma basada en silicio, lo que se vuelve cada vez más importante a medida que los módulos avanzan hacia más canales y funciones ópticas más complejas.
En la práctica, 800G depende de ambos. PAM4 mejora la eficiencia del carril, mientras que la fotónica de silicio ayuda a convertir esa señalización de mayor velocidad en módulos ópticos densos y fabricables.
PAM4, o modulación de amplitud de pulso de cuatro niveles, es una de las tecnologías habilitadoras centrales para módulos ópticos de 800G. Las generaciones anteriores usaban comúnmente NRZ o modulación sin retorno a cero. NRZ usa dos niveles de señal, por lo que cada símbolo representa un bit: 0 o 1. PAM4 usa cuatro niveles de señal, por lo que cada símbolo representa dos bits: 00, 01, 11 o 10.
Esa diferencia es la razón principal por la que PAM4 es útil. Al codificar dos bits por símbolo, PAM4 puede duplicar la velocidad de datos efectiva de un solo canal sin duplicar la velocidad de símbolo. Para enlaces ópticos de alta velocidad, este es un camino más práctico que intentar escalar la velocidad en baudios únicamente.
PAM4 vs NRZ: niveles de señal, bits por símbolo y sensibilidad al ruido
| Artículo | NRZ | PAM4 |
|---|---|---|
| Niveles de señal | 2 | 4 |
| Bits por símbolo | 1 poco | 2 bits |
| Estados de ejemplo | 0, 1 | 00, 01, 11, 10 |
| Ventaja principal | Detección de señal más sencilla | Mayor velocidad de datos por símbolo |
| Limitación principal | Menor eficiencia del ancho de banda | Mayor sensibilidad al ruido |
| Necesidades de soporte de enlace | Baje a velocidades más lentas | Generalmente se necesitan FEC y ecualización más fuertes |
La ventaja de PAM4 también crea su principal desafío de ingeniería. Deben caber cuatro niveles en el rango de amplitud de señal disponible, por lo que el espacio entre niveles es menor que en NRZ. Márgenes de decisión más pequeños hacen que el enlace sea más sensible al ruido, la distorsión y las degradaciones del canal.
Es por eso que PAM4 no puede tratarse como una simple mejora de velocidad. Se trata de una compensación entre ancho de banda y eficiencia: más datos por símbolo, pero menos margen de ruido por nivel.
![]()
Comparación de niveles de señal PAM4 vs NRZ
Por qué FEC y la ecualización se vuelven esenciales para los enlaces PAM4
Debido a que PAM4 tiene márgenes de decisión de señal más estrechos, los enlaces PAM4 de alta velocidad dependen más deFECyigualdad. FEC ayuda a corregir errores después de la transmisión, mientras que la ecualización ayuda a compensar la distorsión de la señal relacionada con el canal.
A velocidades más bajas, es posible que estas técnicas no sean necesarias en la misma medida. En las etapas de desarrollo de 50G, 100G y especialmente 200G por carril, se convierten en parte de la base de ingeniería práctica para una operación confiable.
El paso hacia 800G no se produjo de un solo salto. Siguió una hoja de ruta de velocidad de carril: 50G PAM4 primero maduró, luego 100G PAM4 permitió 100GE y 400GE más eficientes, y 200G PAM4 se convirtió en el siguiente camino para reducir la complejidad óptica en módulos de mayor velocidad.
| Etapa PAM4 | Estado técnico | Papel principal | Aplicaciones relacionadas |
|---|---|---|---|
| 50G PAM4 | Maduro | Primera ruta de implementación de PAM4 a gran escala | Enlaces de 200GE, primeras ópticas de clientes de 400G |
| 100G PAM4 | Maduro | Mayor tasa de carriles para el crecimiento de puertos de 100GE, 400GE y 800G | Longitud de onda única 100 GE, cuatro longitudes de onda 400 GE sobre SMF |
| 200G PAM4 | Seguimiento de estándares/desarrollo de la siguiente etapa | Reduzca la complejidad óptica y admita una mayor capacidad del sistema | Arquitecturas de puertos de 800G, 1,6T y futuras de 3,2Tbps |
![]()
Hoja de ruta de 50G, 100G y 200G PAM4 hacia 800G
50G PAM4 y la fase inicial de implementación de 200GE/400G
La implementación de PAM4 se centró por primera vez en canales de 50 Gbps. Rápidamente desplazó los enfoques NRZ de 50 Gbps que se estaban desarrollando al mismo tiempo porque ofrecía una forma más eficiente de aumentar la velocidad de datos por canal.
50G PAM4, con una velocidad de bits máxima de 56 Gbps, maduró y obtuvo soporte de varios ASIC y módulos ópticos de conmutadores y enrutadores. Habilitó los primeros módulos ópticos de cliente 400G de gran volumen que utilizan factores de forma QSFP-DD y OSFP. También admitió la implementación de 200GE en centros de datos utilizando módulos ópticos QSFP56.
Esta etapa es importante porque demostró que PAM4 no era sólo una técnica de señalización de laboratorio. Se convirtió en una arquitectura implementable para interconexiones de centros de datos reales.
100G PAM4 para 100GE de longitud de onda única y 400GE de cuatro longitudes de onda
100G PAM4 es el siguiente gran paso. Permite una implementación de 100 GE más rentable utilizando una longitud de onda y admite 400 GE a través de fibra monomodo utilizando cuatro longitudes de onda.
Esta etapa está estrechamente vinculada al crecimiento del puerto 800G. A medida que se implementan conmutadores y enrutadores de 25,6T con interfaces PAM4 de 100G, los puertos de 800G se vuelven más prácticos porque el sistema puede agregar carriles eléctricos y ópticos de mayor velocidad de manera más eficiente.
En términos simples, 100G PAM4 hace que 800G sea más fácil de construir con ocho canales de 100G. Esto reduce la necesidad de un número excesivo de canales y al mismo tiempo mantiene el diseño dentro de una base tecnológica más madura.
Longitudes de onda 200G PAM4 y el camino hacia módulos 800G de menor complejidad
La siguiente etapa de desarrollo es 200G PAM4 por longitud de onda o por carril. Un enfoque PAM4 de 200G puede reducir la complejidad óptica de los módulos futuros porque es posible que se necesiten menos carriles o longitudes de onda para alcanzar la misma velocidad de datos agregada. Esto puede reducir el número de componentes ópticos, simplificar el empaquetado y admitir una mayor capacidad del sistema de conmutadores y enrutadores.
IEEE P802.3djes el grupo de trabajo activo que aborda los objetivos de Ethernet de 200 Gb/s, 400 Gb/s, 800 Gb/s y 1,6 Tb/s. Sus objetivos adoptados incluyen soporte de velocidad de datos MAC de 200 Gb/s, interfaces opcionales de unidad de conexión de chip a módulo y de chip a chip de 200 Gb/s de un solo carril, y objetivos de 800 Gb/s que utilizan interfaces de unidad de conexión de cuatro carriles, así como múltiples objetivos de alcance de cobre, backplane y SMF.
El desarrollo de 200G por carril es fundamental para la próxima fase de escalamiento de módulos ópticos y Ethernet, pero aún así debe tratarse de manera diferente a las etapas más maduras de 50G PAM4 y 100G PAM4.
La evolución del módulo óptico sigue la capacidad del ASIC del interruptor. Cuando aumenta la capacidad de ASIC, el sistema necesita más ancho de banda en la placa frontal, carriles eléctricos más eficientes e interconexiones ópticas más densas. Esta es la razón por la que la óptica 800G está vinculada al cambio de generación de silicio y no solo a la tecnología de transceptor.
De 6,4T a 204,8T: aumento de capacidad y presión de velocidad de carril
La hoja de ruta del conmutador ASIC que se resume a continuación muestra la dirección del aumento de capacidad y la presión de velocidad del carril.
| Año aproximado | Cambiar nodo de capacidad | Notas sobre carriles/señalización | Notas del nodo de proceso |
|---|---|---|---|
| 2016 | 6.4T | 25G, PAM4 / NRZ notado | 16nm |
| 2018 | 12,8T | 50G PAM4 | 7nm |
| 2020 | 25,6T | Se anotan 50G y 100G PAM4 | 5nm |
| 2022 | 51,2 toneladas | 100G anotados | 3nm |
| 2024 | 102,4T | 200G PAM4 anotado | No especificado |
| 2024+ | 204,8T | No hay etiquetas adicionales en el gráfico. | No especificado |
![]()
Cambie el escalamiento de capacidad de ASIC y la presión óptica de 800G
La hoja de ruta debe leerse como una tendencia de ampliación de capacidad y no como una tabla precisa de lanzamiento de productos. En comparación con los nodos anteriores de capacidad de 6,4T y 12,8T, las generaciones posteriores de 51,2T y 102,4T ejercen una mayor presión sobre la velocidad del carril, la densidad de la placa frontal y la integración óptica.
Aquí es donde PAM4, la fotónica de silicio y la óptica empaquetada comienzan a conectarse. PAM4 aumenta la eficiencia de cada carril. La fotónica de silicio ayuda a integrar más funciones ópticas en módulos compactos. La óptica empaquetada acerca los motores ópticos al conmutador ASIC cuando la distancia eléctrica, la densidad del ancho de banda y la potencia se vuelven más difíciles de administrar.
Fotónica de silicioIntegra componentes fotónicos y funciones de transceptor de alta velocidad sobre un sustrato de silicio. Ya se ha utilizado ampliamente en módulos ópticos de 100G y 400G, y su valor aumenta a medida que los diseños de los módulos se vuelven más densos.
![]()
Integración de fotónica de silicio para módulos ópticos densos de 800G
La fotónica de silicio es importante para 800G porque la complejidad óptica crece rápidamente cuando un módulo tiene muchos canales. Un módulo óptico denso puede necesitar múltiples moduladores, fotodetectores, guías de ondas, interfaces de acoplamiento y conexiones eléctricas de alta velocidad. Integrar más de estas funciones en una plataforma basada en silicio puede simplificar el ensamblaje y mejorar la escalabilidad de la fabricación.
Integración basada en silicio y fabricación a escala de obleas
Una ventaja de la fotónica de silicio es la capacidad de utilizar una infraestructura de fabricación de obleas estándar para sistemas fotónicos de gran volumen. Esto no significa que los módulos ópticos se conviertan en simples chips semiconductores. Acoplar la luz dentro y fuera del circuito fotónico, empaquetar el módulo, gestionar el calor y mantener el rendimiento óptico siguen siendo problemas de ingeniería difíciles.
El valor es que se pueden incorporar más funciones ópticas en una plataforma controlada basada en silicio. Para transceptores ópticos de 800G densos, esto puede reducir la complejidad del ensamblaje en comparación con diseños que dependen más de la alineación óptica discreta y la construcción componente por componente.
Por qué los módulos coherentes y de alto número de canales se benefician de la fotónica de silicio
La fotónica de silicio es especialmente importante para módulos ópticos con ocho o más canales y para módulos coherentes con funciones ópticas más complejas. Un mayor número de canales aumenta la complejidad del empaquetado, el acoplamiento de fibra, el enrutamiento de señales, la térmica y las pruebas. La óptica coherente añade requisitos adicionales en torno a la modulación, la detección y el control del rendimiento óptico.
Para 800G, esto significa que la fotónica de silicio no es sólo una preferencia de fabricación. Se convierte en parte del camino técnico para hacer que los módulos ópticos de alta densidad sean física y económicamente prácticos.
A medida que aumenta la capacidad del ASIC del interruptor, las ópticas enchufables del panel frontal enfrentan una mayor presión. Deben caber más puertos en el espacio limitado del panel y deben viajar velocidades de carril eléctrico más altas entre el ASIC y el módulo óptico. En algún momento, la ruta eléctrica entre el silicio de conmutación y la óptica del panel frontal se convierte en una parte más importante del problema de potencia e integridad de la señal.
Aquí es dondeóptica empaquetadaentra en la discusión.
Acercando la fotónica al Switch ASIC
En la óptica empaquetada, los dispositivos de comunicación óptica o eléctrica se colocan en el mismo sustrato de primer nivel que el ASIC anfitrión. ElMarco de co-envasado de la OIFexplica que ubicar el motor óptico cerca del ASIC anfitrión puede reducir las pérdidas de canales eléctricos de alta velocidad y las discontinuidades de impedancia, permitiendo controladores de E/S fuera del chip de mayor velocidad y menor potencia.
Esta arquitectura es diferente de la óptica enchufable estándar. En lugar de enviar señales eléctricas de alta velocidad a través de una placa a un módulo del panel frontal, el motor óptico se acerca mucho más al interruptor ASIC. Esto puede reducir la pérdida de canales eléctricos y ayudar a abordar los desafíos de densidad de ancho de banda y energía.
![]()
Ópticas enchufables versus ópticas empaquetadas
Por qué las ópticas enchufables del panel frontal enfrentan una mayor presión de densidad
Los módulos enchufables del panel frontal siguen siendo importantes en muchas arquitecturas de red, mientras que la óptica empaquetada debe entenderse como una opción para condiciones en las que la pérdida eléctrica, la potencia y la densidad del ancho de banda se vuelven más limitantes.
A partir de 102,4T, esta presión se vuelve más visible. La dirección técnica es clara: a medida que crece la capacidad del switch y las interfaces seriales evolucionan más rápidamente, una integración óptica más profunda se vuelve más importante. La OIF también enumera unaAcuerdo de implementación para un módulo empaquetado de 3,2 Tb/s, lo que muestra que el co-packaging ha ido más allá de un concepto amplio hacia un trabajo formal de interoperabilidad.
Ethernet 800G no es una única ruta de implementación. Implica diferentes velocidades de carril, tipos de medios y objetivos de interfaz. Los dos proyectos IEEE importantes son IEEE 802.3df e IEEE P802.3dj.
IEEE 802.3dfse centra en el trabajo Ethernet de 400 Gb/s y 800 Gb/s que ahora se ha convertido en IEEE Std 802.3df-2024.IEEE P802.3djaborda el siguiente conjunto de objetivos en torno a 200 Gb/s, 400 Gb/s, 800 Gb/s y 1,6 Tb/s Ethernet.
| Proyecto | Enfoque principal | Dirección del carril | Estado / Precaución |
|---|---|---|---|
| IEEE 802.3df | Ethernet de 400 Gb/s y 800 Gb/s | Principalmente asociado con rutas maduras de 800GE con carriles de 100G | Aprobado como IEEE Std 802.3df-2024 |
| IEEE P802.3dj | Ethernet de 200 Gb/s, 400 Gb/s, 800 Gb/s y 1,6 Tb/s | Desarrollo relacionado con 200G por carril | Grupo de trabajo activo; no debe describirse como un estándar completo |
| OIF 800ZR / 800LR | Interfaces de línea coherentes de 800G | Interfaces de línea coherente de longitud de onda única | Acuerdos de implementación publicados para escenarios de alcance específicos |
Objetivos de carril 100G en IEEE 802.3df
La ruta del carril 100G es importante porque brinda a 800GE una ruta de implementación práctica a través de ocho canales 100G. Este enfoque se alinea con la madurez de 100G PAM4 y admite la implementación de 800G a corto plazo sin esperar a que madure cada elemento de 200G por carril.
La dirección de estandarización original de 800G incluía 800 Gigabit Ethernet usando ocho canales de 100G o cuatro canales de 200G, 1.6 Terabit Ethernet usando ocho canales de 200G, Ethernet de 200Gb usando un canal de 200G y Ethernet de 400Gb usando dos canales de 200G.
Objetivos de carril 200G en IEEE P802.3dj
IEEE P802.3dj es donde el desarrollo de 200G por carril se vuelve central. Sus objetivos adoptados incluyen soporte para velocidades de datos MAC de 200 Gb/s, 400 Gb/s, 800 Gb/s y 1,6 Tb/s, junto con interfaces de unidad de conexión de chip a módulo y de chip a chip. Para funcionamiento a 800 Gb/s, elObjetivos adoptados por IEEE P802.3djincluyen opciones eléctricas y de cobre de cuatro carriles, opciones de pares SMF y opciones SMF basadas en longitudes de onda de hasta al menos 10 km, 20 km y 40 km, según el objetivo.
Esto no significa que cada objetivo enumerado corresponda a un único tipo de módulo o a una implementación comercial completamente madura. Significa que el trabajo normativo está definiendo los caminos técnicos necesarios para la era de los carriles 200G.
Medios admitidos: SMF, MMF, Copper Twinax e interfaces de chip a módulo
La estandarización de 800G cubre más que la fibra óptica. El alcance de la especificación incluye fibra monomodo, fibra multimodo, cable twinax de cobre e interfaces eléctricas de chip a módulo. Esa amplitud es importante porque 800G se utiliza en diferentes distancias físicas y arquitecturas de sistemas: dentro de equipos, entre chips y módulos, a través de conexiones cortas de cobre, a través de enlaces ópticos de centros de datos y en aplicaciones coherentes de mayor alcance.
Los estándares Ethernet IEEE definen interfaces Ethernet clave y objetivos de capa física. El trabajo de OIF es especialmente importante para interfaces de línea coherentes de 800G, donde la interoperabilidad entre implementaciones ópticas coherentes es esencial.
La OIF enumera ambosOIF-800ZR-01.0yOIF-800LR-01.0como acuerdos de implementación coherentes de 800G.
| Interfaz / Objetivo | Alcanzar | Tipo de enlace | Función de ingeniería |
|---|---|---|---|
| 800ZR | 80-120 kilómetros | DWDM punto a punto, amplificado, de un solo tramo | Ruta de actualización 400ZR para enlaces coherentes estilo DCI |
| 800LR | Hasta 10 kilómetros | Enlace coherente de longitud de onda fija, no amplificado y de un solo tramo | Campus y aplicaciones coherentes cortas estilo DCI |
| Objetivo IEEE P802.3dj de 40 km | Hasta al menos 40 km | SMF único en cada dirección | Objetivo de 800G de mayor alcance en el camino hacia los estándares |
![]()
Estándares 800G y mapa de alcance coherente
800ZR para enlaces WDM amplificados de un solo tramo de 80 a 120 km
OIF-800ZRdefine una interfaz de línea coherente de 800G de longitud de onda única y un formato de trama para enlaces DWDM de un solo tramo, amplificados, de 80 a 120 km, punto a punto, con limitación de ruido. Admite clientes Ethernet desde un mínimo de 100 GE hasta 800 G de ancho de banda agregado.
El significado práctico es claro: el 800ZR amplía la ruta de actualización coherente del 400ZR al 800G. No es un nombre genérico para todas las ópticas 800G. Es una interfaz de línea coherente definida para una clase de alcance WDM amplificada específica.
Opciones de interfaz coherente y de longitud de onda fija para aplicaciones de 10 km y 40 km
OIF-800LRdefine una interfaz de línea coherente de 800G de longitud de onda única para enlaces de longitud de onda fija punto a punto, no amplificados y de un solo tramo de hasta 10 km.
IEEE P802.3dj también incluye objetivos de 800 Gb/s sobre un único SMF en cada dirección con longitudes de hasta al menos 40 km.
En conjunto, estos esfuerzos muestran que 800G no se limita a la óptica de clientes de corto alcance. Abarca módulos de cliente de panel frontal, enlaces de campus, enlaces estilo DCI y aplicaciones coherentes orientadas al transporte.
El diseño de 800G implica un conjunto de compensaciones. PAM4 aumenta la eficiencia del ancho de banda pero reduce el margen de ruido. La fotónica de silicio mejora la integración, pero aún plantea desafíos de empaquetado, acoplamiento y térmicos. La óptica empaquetada puede reducir las limitaciones de la ruta eléctrica, pero cambia la arquitectura del sistema. La óptica coherente puede ampliar el alcance, pero también añade complejidad a la interfaz óptica.
| Conductor de ingeniería | Consecuencia del diseño |
|---|---|
| PAM4 lleva dos bits por símbolo | Mayor eficiencia de carril sin simplemente aumentar la velocidad en baudios |
| PAM4 utiliza cuatro niveles de señal | Mayor sensibilidad al ruido y mayor necesidad de FEC/ecualización |
| Madurez de 100G PAM4 | Camino práctico de 8 × 100G hacia 800GE |
| Desarrollo de 200G PAM4 | Menor número de carriles y menor complejidad óptica para futuras rutas de 800G/1,6T |
| Fotónica de silicio | Mayor integración óptica para módulos densos y coherentes |
| Óptica empaquetada | Ruta eléctrica más corta entre el ASIC y el motor óptico |
| Interfaces coherentes de 800G | Mayor alcance y rutas de actualización WDM, pero mayor complejidad de la interfaz óptica |
Densidad de ancho de banda frente a robustez de la señal
PAM4 mejora la densidad del ancho de banda al transportar dos bits por símbolo. Esa es la razón por la que se volvió fundamental para el desarrollo de los carriles 50G, 100G y 200G.
La contrapartida es la solidez de la señal. Con cuatro niveles en lugar de dos, cada nivel tiene menos margen. Esto hace que la FEC y la ecualización sean partes esenciales del diseño del enlace, especialmente a medida que aumentan las velocidades de los carriles.
Complejidad óptica versus costo del módulo
Una mayor velocidad por longitud de onda puede reducir la complejidad óptica porque es posible que se necesiten menos carriles ópticos o longitudes de onda para alcanzar el mismo ancho de banda total. Esta es la razón por la que las longitudes de onda PAM4 de 200G son importantes para los futuros sistemas de 800G y 1,6T.
La fotónica de silicio apoya la misma dirección desde el lado de la integración. Al incorporar más funciones fotónicas a una plataforma basada en silicio, los diseñadores de módulos pueden reducir la carga del ensamblaje óptico discreto en transceptores ópticos densos.
Ópticas enchufables versus ópticas empaquetadas
La óptica enchufable sigue siendo muy relevante en muchos diseños de redes. La óptica empaquetada se vuelve más relevante cuando el canal eléctrico entre el ASIC y el módulo óptico se vuelve demasiado costoso en potencia, pérdida o densidad.
El futuro probable no es una simple sustitución de una arquitectura por otra. Diferentes capas de red y generaciones de conmutadores pueden utilizar diferentes arquitecturas ópticas según la densidad del ancho de banda, el diseño térmico, el alcance del enlace y el costo.
PAM4 y la fotónica de silicio dan forma a 800G desde diferentes direcciones. PAM4 aumenta la cantidad de datos transportados por cada símbolo y hace que sean prácticas tarifas de carril más altas. La fotónica de silicio aumenta la integración óptica y ayuda a escalar los módulos ópticos densos. El trabajo de estandarización de IEEE y OIF convierte estas tecnologías en rutas de implementación interoperables.
La evolución de 50G PAM4 a 100G PAM4 y luego hacia sistemas de 200G por carril muestra la dirección de la ampliación de la red. Cada paso reduce la carga de alcanzar un mayor ancho de banda agregado. Cada paso también crea nuevos desafíos de integridad de señal, empaquetado, energía y pruebas.
Para las redes de 800G, la conclusión más importante no es que una tecnología “gane”. La verdadera tendencia es la convergencia. PAM4, FEC, ecualización, fotónica de silicio, óptica coherente, escalado de conmutador ASIC y arquitecturas empaquetadas se convierten en parte del mismo sistema de ingeniería.
¿Qué papel juega PAM4 en la tecnología 800G?
PAM4 permite que cada símbolo lleve dos bits en lugar de uno. Esto duplica la velocidad de datos efectiva por símbolo en comparación con NRZ y ayuda a los sistemas 800G a alcanzar un mayor ancho de banda sin depender únicamente de una mayor velocidad en baudios.
¿Por qué PAM4 necesita FEC y ecualización?
PAM4 utiliza cuatro niveles de señal, por lo que el espacio entre niveles adyacentes es menor que en NRZ. Esto aumenta la sensibilidad al ruido. FEC ayuda a corregir errores de transmisión, mientras que la ecualización compensa la distorsión del canal y mejora la robustez de la señal.
¿Cómo ayuda la fotónica de silicio a los módulos ópticos de 800G?
La fotónica de silicio integra componentes fotónicos y funciones de transceptor de alta velocidad en una plataforma de silicio. Esto es útil para módulos ópticos densos de 800G porque un mayor número de canales y funciones ópticas coherentes aumentan la complejidad del empaquetado, el acoplamiento y la fabricación.
¿Cuál es la diferencia entre IEEE 802.3df e IEEE 802.3dj?
IEEE 802.3dfes la ruta estándar Ethernet completa de 400 Gb/s y 800 Gb/s que se convirtió en IEEE Std 802.3df-2024.IEEE P802.3djes el grupo de trabajo en curso que aborda los objetivos de Ethernet de 200 Gb/s, 400 Gb/s, 800 Gb/s y 1,6 Tb/s, incluido el trabajo relacionado con 200 G por carril.
¿Se requiere 200G PAM4 para 800G Ethernet?
El No. 800GE se puede implementar a través de una ruta de canal de 8 × 100G, así como a través de canales de 4 × 200G. 200G PAM4 es importante porque puede reducir el número de carriles y la complejidad óptica para futuras implementaciones de 800G y 1.6T, pero no es el único camino hacia 800G.
¿Dónde encaja el 800ZR en las redes 800G?
800ZRencaja en enlaces coherentes de 800G de mayor alcance. Define una interfaz de línea coherente de 800G de longitud de onda única para enlaces DWDM punto a punto amplificados de 80 a 120 km y se posiciona como una ruta de actualización directa desde aplicaciones DCI coherentes de estilo 400ZR.